WELTORGANISATION FÜR GEISTIGES EIGENTUM

Internationales Büro INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7:

H02M 3/07

(11) Internationale Ver ffentlichungsnummer:

WO 00/38303

1 18.

(43) Internationales

Veröffentlichungsdatum:

29. Juni 2000 (29.06.00)

(21) Internationales Aktenzeichen:

PCT/DE99/04054

(22) Internationales Anmeldedatum:

21. Dezember 1999

(21.12.99)

A1

GB, GR, IE, IT, LU, MC, NL, PT, SE).

(30) Prioritätsdaten:

198 59 131.4 199 26 700.6 21. Dezember 1998 (21.12.98) DE

11. Juni 1999 (11.06.99) DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): INFI-NEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, D-81541 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder US): (nur BACH, Christl [DE/DE]; Rosenstr. Höhenkirchen-Siegertsbrunn (DE).

LAUTER-6. D-85635

(74) Gemeinsamer Vertreter: INFINEON TECHNOLOGIES AG; Zedlitz, Peter, Postfach 22 13 17, D-80503 München (DE). Veröffentlicht

Mit internationalem Recherchenbericht.


Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen eintreffen.

europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR,

(81) Bestimmungsstaaten: BR, CN, IN, JP, KR, MX, RU, UA, US,

(54) Title: HIGH EFFICIENCY VOLTAGE MULTIPLICATION DEVICE AND ITS USE

(54) Bezeichnung: VORRICHTUNG ZUR SPANNUNGSVERVIELFACHUNG MIT HOHEM WIRKUNGSGRAD UND IHRE VER-WENDUNG



(57) Abstract

1;,

The invention relates to a voltage multiplication device on the basis of a boosted charge pump which is used, for example, as on-chip high-voltage generator in EEPROMs and flash-EEPROMs. Charging of the pump capacities via tristate drivers and a simplified clock scheme permit a reduction in power losses and decrease in the chip surface area.

(57) Zusammenfassung

Der Anmeldungsgegenstand betrifft eine Vorrichtung zur Spannungsvervielfachung auf der Basis einer geboosteten Ladungspumpe, die zum Beispiel als on-chip Hochspannungsgenerator bei EEPROM's und Flash-EEPROM's Verwendung findet. Durch Laden der Pumpkapazitäten über Tristatetreiber und ein vereinfachtes Taktschema wird die Verlustleistung verringert und Chipfläche gespart.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	CT	Ø1 *
AM	Armenien	FI	Finnland	LT	Litauen	SI	Slowenien
AT	Österreich	FR	Frankreich	LU		SK	Slowakei
AU	Australien	GA	Gabun		Danomourb	SN	Senegal
AZ	Aserbaidschan	GB	Vereinigtes Königreich	LV	Lettland	SZ	Swasiland
BA	Bosnien-Herzegowina	GE	Georgien	MC	Monaco	TD	Tschad
BB	Barbados	GH	Ghana	MD	Republik Moldau	TG	Togo
BE	Belgien	GN	Guinea	MG	Madagaskar	TJ	Tadschikistan
BF	Burkina Faso	GR		MK	Die ehemalige jugoslawische	TM	Turkmenistan
BG	Bulgarien	HU	Griechenland		Republik Mazedonien	TR	Türkei
BJ	Benin	IE	Ungarn	ML	Mali	TT	Trinidad und Tobago
BR	Brasilien		Irland Israel	MN	Mongolei	UA	Ukraine
BY	Belarus	IL.		MR	Mauretanien	UG	Uganda
CA		IS	Island	MW	Malawi	US	Vereinigte Staaten von
	Kanada	IT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JP	Japan	NE	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Vietnam
CH	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neuseeland	zw	Zimbabwe
CM	Kamerun		Korea	PL	Polen	211	Zumbabwe
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba	KZ	Kasachstan	RO	Rumānien		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	LI	Liechtenstein	SD	Sudan		
DK	Dänemark	LK	Sri Lanka	SE	Schweden		
EE	Estland	LR	Liberia	SG			
					Singapur		

WO 00/38303

1

PCT/DE99/04054

Beschreibung

Vorrichtung zur Spannungsvervielfachung mit hohem Wirkungsgrad und ihre Verwendung.

5

10

15

35

Die Erfindung betrifft eine Vorrichtung zur Spannungsvervielfachung, die nach dem Prinzip der Ladungspumpe arbeitet, wobei eine solche Ladungspumpe aus mindestens zwei Pumptransistoren und aus zwei Anhebetransistoren (Boost-Transistoren) sowie vier Kondensatoren besteht und ein vierphasiges Taktschema aufweist. Solche Vorrichtungen befinden sich häufig monolithisch integriert auf dem Halbleiterchip von elektrisch programmierbaren Festwertspeichern, wie zum Beispiel EEPROM's und Flash-EEPROM's. Derartige Vorrichtungen sind aus den internationalen Anmeldungen WO 97/26657 und WO 98/01938 sowie aus einer Veröffentlichung auf der IEEE Konferenz ESSCIRC 98 im September 1998 bekannt.

Aus der US-Patentschrift 5,818,289 ist eine Schaltung mit so-20 genanntem Charge-Sharing zwischen den Pumpkapazitäten beschrieben. Bei dieser Ansteuerung der Pumpe wird der Wirkungsgrad dadurch erhöht, daß eine geladene Pumpkapazität nicht, wie im beim oben beschriebenen Pumpenprinzip gegen Masse entladen wird, sondern die Ladung über einen Schalter 25 auf die nächste Kapazität gebracht wird, wobei diese von 0V auf Vdd/2 aufgeladen wird. Die erste Kapazität befindet sich dann ebenfalls auf Vdd/2 und nur diese Ladung wird nach Masse abgeführt. Auf diese Weise ist es möglich 50% der Energie, die die Quelle zum Laden der Kapazitäten liefern muß, einzu-30 sparen. Nachteilig ist hier ein relativ aufwendiges Taktschema mit 5 zeitlich von einander getrennten Takten.

Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, eine Vorrichtung zur Spannungsvervielfachung anzugeben, bei der der Gesamtwirkungsgrad der Pumpe möglichst hoch und die erforderliche Chipfläche gleichzeitig möglichst klein ist.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst. Die weiteren Ansprüche betreffen vorteilhafte Ausgestaltungen und eine bevorzugte Verwendung der Erfindung.

5

Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Dabei zeigt

- 10 Figur 1 ein Schaltbild zweier Varianten einer Vorrichtung zur Spannungsvervielfachung mit hohem Wirkungsgrad,
 - Figur 2 eine Detaildarstellung der Tristate-Schaltungen von Figur 1,

15

- Figur 3 und 4 Spannungszeitdiagramme zur Erläuterung von Figur 1 und 2,
- Figur 5 eine Detaildarstellung einer Schaltung zur Erzeugung 20 zweier Taktspannungen von Figur 1 und 2 sowie
 - Figur 6 eine vergleichende Darstellung des Wirkungsgrads bekannter Vorrichtungen und für zwei Ausführungsbeispiele der Erfindung.

25

Durch die Erfindung wird sowohl bei der konventionellen Ladungspumpe mit 4 Takten als auch bei der Ladungspumpe mit Charge-Sharing eine wesentliche Verbesserung des Wirkungsgrades, insbesondere bei niedrigen Ausgangsströmen, erreicht.

- Dies wird sowohl durch die vereinfachte Takterzeugung mit zwei Takten, die selbst weniger Energie benötigt, als auch durch weniger parasitäre Strompeaks während des Pumpens, die durch kapazitives Überkoppeln an den Pump- und Boostkapazitäten entstehen, erreicht. Die Ausgangsleistung der Pumpe wird
- dabei nicht verschlechtert und die Ausgangsspannung nimmt bei kleinen Ausgangsströmen sogar zu. Durch das vereinfachte Taktschema ist für eine gleiche Pumpleistung auch eine gerin-

gere Chipfläche erforderlich. Durch eine kleinere Anzahl von Strompeaks, wird die Elektromagnetische Emission für Schaltungen mit Ladungspumpen verbessert.

5 In Figur 1 ist beispielhaft eine Vorrichtung zur Spannungsvervielfachung dargestellt, die vier gleichartig aufgebaute. Stufen aufweist und die aus niedrigen Eingangsspannung Vin eine hohe Ausgangsspannung Vout in Abhängigkeit von vier Taktspannungen n1, n2, cp1 und cp2 bildet. In diesem Beispiel 10 dargestellte Ladungspumpe dient zur Erzeugung einer positiven Ausgangsspannung Vout, und weist in einer ersten Stufe einen Pumptransistor X1, einen Anhebetransistor Y1 und Kondensatoren 11 und 12, in einer zweiten Stufe einen Pumptransistor X2, einen Anhebetransistor Y2 und Kondensatoren 21 und 22, in einer dritten Stufe einen Pumptransistor X3, eine Anhebetran-15 sistor Y3 und Kondensatoren 31 und 32 sowie in einer vierten Stufe einen Pumptransistor X4, einen Anhebetransistor Y4 und Kondensatoren 41 und 42 auf. In der ersten Stufe ist ein erster Anschluß des Transistors X1 mit einem Anschluß für die 20 Eingangsspannung Vin, ein zweiter Anschluß des Pumptransistors X1 mit einem ersten Anschluß des Pumptransistors X2 der zweiten Stufe und das Gate des Pumptransistors X1 über den Kondensator 11 mit einem Anschluß für eine erste Anhebetaktspannung n2 verbunden. Das Gate des Pumptransistors X1 25 ist darüber hinaus über den Anhebetransistor Y1 mit dem Anschluß für die Eingangsspannung Vin verbunden, dessen Gate mit dem Verbindungsknoten 1 zwischen den Pumptransistoren X1 und X2 verbunden ist, der seinerseits über den Kondensator 12 mit einem Anschluß für eine erste Pumptaktspannung cpl verbunden ist. In der zweiten Stufe ist der Pumptransistor X2 30 über einen Verbindungsknoten 2 mit einem ersten Anschluß des Pumptransistors X3 der dritten Stufe und das Gate des Pumptransistors X2 über den Kondensator 21 mit einem Anschluß für die zweite Anhebetaktspannung n1 und über den Anhebetransi-35 stor Y2 mit dem Verbindungsknoten 1 verbunden. Das Gate des Anhebetransistors Y2 ist mit dem Verbindungsknoten 2 und dieser über den Kondensator 22 mit einem Anschluß für die

10

15

20

25

30

35

Pumptaktspannung cp2 verbunden. In der dritten Stufe ist der Pumptransistor X3 über einen Verbindungsknoten 3 mit einem ersten Anschluß des vierten Pumptransistors X4 der vierten Stufe und das Gate des Pumptransistors X3 über den Kondensator 31 mit der ersten Anhebetaktspannung n2 und über den Anhebetransistor Y3 mit dem Verbindungsknoten 2 verbunden. Das Gate des Anhebetransistors Y3 ist mit dem Verbindungsknoten 3 verbunden, der über den Kondensator 32 mit einem Anschluß für die Pumptaktspannung cp1 verbunden ist. Der Pumptransistor X4 der vierten Stufe ist mit seinem zweiten Anschluß mit einem ersten Anschluß und dem Gateanschluß eines Endtransistors Z verbunden, dessen zweiter Anschluß die Ausgangsspannung Vout liefert. Das Gate des Pumptransistors X4 ist über den Kondensator 41 mit einem Anschluß für die zweite Anhebetaktspannung nl und über den Anhebetransistor Y4 mit dem Verbindungsknoten 3 verbunden. Das Gate des Anhebetransistors Y4 ist mit dem Verbindungsknoten 4 verbunden, der seinerseits über den Kondensator 42 mit einem Anschluß für die zweite Pumptaktspannung cp2 verbunden ist. Der Anschluß für die erste Pumptaktspannung cpl ist mit dem Ausgang eines ersten Tristate-Gatters Tristatel verbunden, dessen erster Eingang mit dem Anschluß für die Anhebetaktspannung n1 und dessen zweiter Eingang mit dem Anschluß für die zweite Anhebetaktspannung n2 verbunden ist. Der Anschluß für die zweite Pumptaktspannung cp2 ist mit dem Ausgang eines zweite Tristate-Gatters Tristate2 verbunden, dessen erster Eingang mit dem Anschluß für die zweite Anhebetaktspannung n2 und dessen zweiter Eingang mit dem Anschluß für die erste Pumptaktspannung n1 verbunden ist, wobei durch die Vertauschung der Eingänge im Vergleich zum Tristate-Gatter Tristatel eine zur ersten Pumptaktspannung cpl inverse Pumptaktspannung cp2 entsteht. Aus Figur 1 wird unter anderem deutlich, daß vorteilhafterweise nur zwei Taktspannungen n1 und n2 gebildet bzw. zugeführt werden müssen, da die beiden anderen Taktspannungen cpl und cp2 in der Vorrichtung ohnehin gebildet werden, was die Pulserzeugung

für die eigentliche Ladungspumpe vereinfacht.

Bei einer Pumpe nach dem Charge-Sharing-Prinzip ist lediglich zusätzlich, in Figur 1 gestrichelt angedeutet, zwischen dem Anschluß für die erste Pumptaktspannung cp1 und dem Anschluß für die zweite Pumptaktspannung cp2 ein Verbindungstransistor T12 vorhanden, dessen Gate mit dem Ausgang eines NOR-Gatters NOR verbunden ist, wobei ein erster Eingang des NOR-Gatters mit dem Anschluß für die erste Anhebetaktspannung n1 und ein zweiter Anschluß des NOR-Gatters mit dem Anschluß für die zweite Anhebetaktspannung n2 verbunden ist.

10

15

25

30

In Figur 2 ist der Teil mit dem optional vorhandenen Verbindungstransistor T12 und NOR-Gatter sowie den Tristategattern von Figur 1 in Form eines Ausführungsbeispiels dargestellt. Das Tristate-Gatter Tristatel weist hierbei zwischen einem ersten Versorgungsspannungsanschluß VDD und dem Anschluß für die erste Pumptaktspannung cpl einen p-Kanaltransistor Tpl und zwischen dem Anschluß für die erste Pumptaktspannung cpl und Bezugspotential GND einen n-Kanaltransistor Tnl auf. Das Gate des Transistors Tpl ist über einen invertierenden Treiber D11 mit dem Anschluß für die Anhebespannung n1 und das Gate des Transistors Tn1 über einen nichtinvertierenden Treiber, der hier beispielhaft aus einem invertierenden Treiber D21 und einem vorgeschalteten Inverter besteht, mit dem Anschluß für die Anhebetaktspannung n2 verbunden. Das Tristate-Gatter Tristate2 weist zwischen dem Anschluß für die Pumptaktspannung cp2 und der Versorgungsspannung VDD einen p-Kanaltransistor Tp2 und zwischen dem Anschluß für die Pumptaktspannung cp2 und Bezugspotential einen n-Kanaltransistor Tn2 auf. Das Gate des Transistors Tp2 ist über einen invertierenden Treiber D12 mit dem Anschluß für die Anhebetaktspannung n2 und das Gate des Transistors Tn2 über einen nichtinvertierenden, hier aus einem invertierenden Treiber D22 und einem vorgeschalteten Inverter D22 gebildeten, nichtinvertierenden Treiber mit dem Anschluß für die Anhebetaktspannung n1 verbunden. Zwischen dem Bezugspotential und dem Anschluß für die Pumptaktspannung cpl ist eine Ersatzkapazität CI1 und zwischen dem Anschluß für die

Pumptaktspannung cp2 und Bezugspotential ist hier eine Ersatzkapazität CI2 eingetragen, die im wesentlichen die Kapazitäten 12, 22, 32 und 42 repräsentieren.

- Zwischen den Anschlüssen für die Taktspannungen cpl und cp2 ist, wie in Figur 1, ein Transistor T12 vorhanden, an dessen Gate die Taktspannung t12 anliegt, die durch das NOR-Gatter NOR gebildet wird.
- Durch die Tristatetreiber kann die Erzeugung der Pumptaktspannungen cp1 und cp2 entfallen, da die Anhebetaktspannungen (Boost-Pulse) gleich als Ansteuerung für die Tristatetreiber Tristatel und Tristate2 dienen. Durch die Tristatetreiber wird darüber hinaus ein Nachladen der Pumpkapazitäten CI1 und CI2 während des Anhebezyklus in der Ladungspumpe dadurch verhindert, daß nach dem Laden der Pumpkapazitäten der Treiber hochohmig wird. Da das Nachladen der Pumpkapazitäten Energie benötigt, die nicht zur Spannungserhöhung in der Pumpe beiträgt, wird bereits allein durch die Tristatetreiber im Vergleich zum Stand der Technik weniger Verlustleistung erzeugt.

Durch den Verbindungstransistor T12 und das NOR-Gatter NOR kann die Verlustleistung der Vorrichtung zur Spannungsvervielfachung weiter reduziert und damit der Wirkungsgrad weiter erhöht werden. Hierbei wird ein Viertel der Energie durch Umladen der Pumpkapazitäten CI1 und CI2 "konserviert". Durch die hiermit bewirkte Energieeinsparung, können die Treibertransistoren in den Tristatetreibern Tristatel und Tristate2
um die Hälfte verkleinert werden, was Chipfläche spart.

In Figur 3 ist ein Spannungszeitdiagramm für die Taktspannungen n1, n2, t12, cp1 und cp2 einer Pumpe nach dem Chargesharing-Prinzip dargestellt. Damit sich bei den Tristatetreibern Tristatel und Tristate2 ein hochohmiger Zustand einstellen kann, dürfen die beiden Taktspannungen n1 und n2 nicht invers zueinander sein, sondern müssen einen Überlappungsbe-

WO 00/38303 PCT/DE99/04054

7

reich mit einem gemeinsamen Pegel, hier beispielsweise ungefähr 0 Volt, aufweisen. Durch das NOR-Gatter entsteht die Ansteuerspannung t12 für den Verbindungstransistor T12, die hier im Überlappungsbereich der Spannungen n1 und n2 einen Highpegel aufweist, damit der Transistor T12 kurzzeitig zwischen dem Laden der ersten Pumpkapazität CI1 und dem Laden der zweiten Pumpkapazität CI2 ein Ladungsausgleich erfolgen kann. Die beiden Taktspannungen cp1 und cp2 sind stufenförmig und zueinander invers, wobei beide Taktspannungen im Überlappungsbereich, also wenn die Spannung t12 einen Highpegel aufweist, einen gemeinsamen Zwischenpegel von VDD/2 aufweisen.

10

In Figur 4 1st ein Spannungszeitdiagramm für die Taktspannungen n1, n2, cpl und cp2 einer Pumpe ohne Charge-Sharing dar15 gestellt. Auch hier durfen die beiden Taktspannungen n1 und
n2 nicht invers zueinander sein, sondern müssen einen Überlappungsbereich mit einem gemeinsamen Pegel, hier beispielsweise ungefähr 0 Volt, aufweisen. Die beiden Taktspannungen
cp1 und cp2 sind weitgehend zueinander invers, wobei beide
20 Taktspannungen beim High-Pegel im Überlappungsbereich eine
etwas niedrigere Spannung als die Spannung des sonstigen
High-Pegels aufweisen.

In Figur 5 ist beispielhaft eine Schaltung zur Erzeugung der Taktsignale n1 und n2 aus einem globalen Taktsignal CLK gezeigt. Hierbei ist einem NOR-Gatter NOR1 das globale Taktsignal CLK an einem ersten Eingang direkt und an einem weiteren Eingang durch ein Verzögerungsglied verzögert zugeführt und am Ausgang des NOR-Gatters NOR1 liegt das Taktsignal n1 an. Entsprechend, jedoch invertiert, sind die Eingänge eines NORgatters NOR2 beschaltet und am Ausgang des NÖR-Gatters NOR2 liegt das Signal n2 an. Die eingangseitigen Invertierungen haben zusammen die Funktion eines UND-Gatters.

In Figur 6 ist für eine übliche Vorrichtung zur Spannungsvervielfachung ohne Charge-Sharing "Conventional" und eine mit Charge-Sharing entsprechend dem US-Patent 5,818,289 "US PaWO 00/38303 PCT/DE99/04054

8

tent" sowie für ein erfindungsgemäßes Ausführungsbeispiels der Vorrichtung zur Spannungsvervielfachung ohne Charge-Sharing "Tristate" und eine mit Charge-Sharing "Charge shar." der Wirkungsgrad in Abhängigkeit des Ausgangsstromes dargestellt. Es zeigt sich dabei, daß gerade im Bereich des maximalen Wirkungsgrads erhebliche Unterschiede zwischen den Vorrichtungen zur Spannungsvervielfachung bestehen. Bei gleichem Pumpenlayout und gleicher Taktfrequenz wird durch die erfindungsgemäße Ansteuerung einer Ladungspumpe ohne Charge-Sharing der maximale Wirkungwirkungsgrad von 45% auf 52% erhöht. Bei Pumpen mit Charge-Sharing (US Patent) wird mit der erfindungsgemäßen Ansteuerung der Wirkungsgrad von 54% auf 63% erhöht. In diesem Fall wird außerdem die Stromergiebig-

15

20

10

Derartige Vorrichtungen lassen sich selbstverständlich nicht nur im Zusammenhang mit der hier beschriebenen Ladungspumpe zur Erzeugung einer positiven Ausgangsspannung Vout, sondern auch im Zusammenhang mit einer Ladungspumpe zu Erzeugung einer negativen Ausgangsspannung verwenden, wie im eingangs genannten Stand der Technik, z.B. in WO 97/26657, beschrieben ist.

keit bei höheren Strömen um nahezu 10 % verbessert.

Eine derartige Vorrichtung zur Spannungsvervielfachung kann
vorteilhaft zur Erzeugung der im Vergleich zur Versorgungsspannung relativ hohen Programmierspannung in einem elektrisch programmierbare Festwertspeicher, wie zum Beispiel
EEPROM's und Flash-EEPROM's, verwendet werden, wobei sich die
Vorrichtung bevorzugt monolithisch integriert auf dem Halbleiterchip dieses Festwertspeichers befindet. Festwertspeicher mit einer solchen Vorrichtung können bevorzugt in batteriebetriebenen Geräten verwendet werden.


Patentansprüche


lichen gleich groß sind.


- 1. Vorrichtung zur Spannungsvervielfachung, bei der eine Ladungspumpe vorhanden ist, die eine Mehrzahl von Anhebetransistoren (Y1 ... Y4) aufweist, wobei die Gates der ungeradzahligen Anhebetransistoren über Pumpkondensatoren (12, 32) mit einem ersten Pumpspannungsanschluß (cpl) und wobei die Gates der geradzahligen Anhebetransistoren über weitere Pumpkondensatoren (22, 42) mit einem zweiten Pumpspan-10 nungsanschluß (cp2) verbunden sind, und die eine Mehrzahl von Pumptransistoren (X1 ... X4) aufweist, wobei die Gate der ungeradzahligen Pumptransistoren (X1, X2) über Kondensatoren (11, 31) mit einem ersten Anhebespannungsanschluß (n2) und wobei die Gates der geradzahligen Pumptransistoren (X2, X4) über Kondensatoren (21, 41) mit einem zweiten Anhebespan-15 nungsanschluß (n1) verbunden sind, bei der der erste und zweite Pumpspannungsanschluß jeweils mit einem Ausgang eines jeweiligen Tristatetreibers (Tristatel, Tristate2) verbunden ist, deren jeweilige Eingänge mit 20 den beiden Anhebespannungsanschlüssen (n1, n2) verbunden sind, und ein hochohmiger Zustand am Ausgang der Tristatetreiber dann auftritt, wenn beide Anhebespannungen im wesent-
- 25 2. Vorrichtung nach Anspruch 1, bei der der erste und zweite Pumpspannungsanschluß über einen Verbindungstransistor (T12) verbindbar ist, dessen Gate in Abhängigkeit der Anhebespannungen (n1, n2) derart angesteuert wird, daß der Verbindungstransistor leitet, wenn weder die 30 Pumptransistoren noch die Anhebetransistoren leiten.
- Vorrichtung nach Ansprüche 2,
 bei der das Gate des Verbindungstransistors (T12) mit dem
 Ausgangs eines NOR-Gatters und die beiden Eingänge des NOR Gatters jeweils mit einem der beiden Anhebespannungsanschlüsse (n1, n2) verbunden sind.


35

- Vorrichtung nach einem der Ansprüche 1 bis 3,
 bei der eine der Anhebespannnungen (n1) dadurch gebildet ist,
 daß einem NOR-Gatter (NOR1) ein globales Taktsignal (CLK) an
 einem ersten Eingang direkt und an einem weiteren Eingang
 durch ein Verzögerungsglied (D) verzögert zugeführt und am
 Ausgang des NOR-Gatters diese Anhebespannung anliegt, und
 bei der eine weitere der Anhebespannnungen (n2) dadurch gebildet ist, daß einer UND-Verknüpfung (I1, I2, NOR2) das globale Taktsignal (CLK) an einem ersten Eingang direkt und an
 einem weiteren Eingang durch ein Verzögerungsglied (D) verzögert zugeführt und am Ausgang der UND-Verknüpfung diese Anhebespannung anliegt.
- 5. Vorrichtung nach einem der Ansprüche 1 bis 4,
 15 bei der die UND-Verknüpfung durch ein weiteres NOR-Gatter
 (NOR2), dessen Eingange jeweils durch Inverter (I1, I2) invertiert sind, gebildet ist.
 - 6. Vorrichtung nach einem der Ansprüche 1 bis 5,
- bei der ein jeweiliger Tristatetreiber, zwischen einem ersten Versorgungsspannungsanschluß (VDD) und dem Ausgang des Tristatetreibers einen p-Kanaltransistor (Tp1) und zwischen Bezugspotential (GND) und dem Ausgang einen n-Kanaltransistor (Tn1) aufweist,
- bei der das Gate des p-Kanaltransistors über einen invertierenden Treiber (D11) mit dem ersten Anhebespannungsanschluß
 (n2) verbunden ist und
 bei der das Gate des n-Kanaltransistors über einen nichtinvertierenden Treiber (I21, D21) mit dem zweiten Anhebespannungsanschluß (n1) verbunden ist.
 - 7. Verwendung einer Vorrichtung nach einem der vorhergehenden Ansprüche zur verlustleistungsarmen Erzeugung einer Programmierspannung für einen elektrisch programmierbaren Festwertspeicher in einem batteriebetriebenen Gerät.











3/3





INTERNATIONAL SEARCH REPORT

In atlonal Application No

A 01 100			PCT/DE 99	9/04054
IPC 7	SIFICATION OF SUBJECT MATTER H02M3/07			
According	to International Patent Classification (IPC) or to both national c	lassification and IDC		
B. FIELDS	S SEARCHED			
Minimum d	documentation searched (classification system followed by clas	saification symbols)		
110 /	H02M	·		
Documenta	ation searched other than minimum documentation to the exten	t that such documents are inclu	ded in the fields a	
			Ged III the fields s	warched:
Electronic o	data base consulted during the international search (name of d	ata base and, where practical,	search terms used	d)
Category *	ENTS CONSIDERED TO BE RELEVANT			
	Clation of document, with indication, where appropriate, of t	the relevant passages		Relevant to claim No.
A	US 5 708 387 A (CHEN JOHNNY C 13 January 1998 (1998-01-13) the whole document	ET AL)		1
A	US 5 818 289 A (CHEVALLIER CHR ET AL) 6 October 1998 (1998-10 cited in the application the whole document	RISTOPHE J 0-06)		1
Furthe	er documents are listed in the continuation of box C.	X Patent family me	mbers are listed in	n annex.
Special cate	egories of cited documents :	TT lake		
A" document	it defining the general state of the art which is not red to be of particular relevance	"T later document publish or priority date and n	DI IN CONTIICE WITH H	ha annication but
E" earlier do filing dat	cument but published on or after the international	invention	ne principle or the	ory underlying the
L" document which is	to thich may throw doubts on priority claim(s) or cited to establish the publication day.	"X" document of particular cannot be considered involve an inventive s	I DOVAL OF CORRACT P	to considered to
Citation	or other special reason (as specified)	"Y" document of particular cannot be considered	relevance: the cla	imod invention
Other life		document is combine ments, such combina	a with one or more	A Other euch deau
ALOI UE	t published prior to the international filing date but in the priority date claimed	in the art. "&" document member of t		. 1
ate of the ac	tual completion of the international search	Date of mailing of the		1
2 N	May 2000	11/05/200	0	
ame and mai	iling address of the ISA European Patent Office, P.B. 5818 Patentiaan 2	Authorized officer		
	Tel. (+31-70) 340-2040, Tx. 31 651 epo pi	994.4		
	Fax: (+31-70) 340-3016	Thisse, S		i i

INTERNATIONAL SEARCH REPORT

Information on patent family members

In ational Application No
PCT/DE 99/04054

Patent document cited in search repor	t	Publication date	Patent family member(s)	Publication dat
US 5708387	Α	13-01-1998	DE 69604688 D EP 0861517 A WO 9719510 A	18-11-1999 02-09-1998 29-05-1997
US 5818289	Α	06-10-1998	NONE	

INTERNATIONALER RECHERCHENBERICHT

In. .tionales Aktenzeichen
PCT/DE 99/04054

A 151 2.5			FUI/UE 99	/ 04054
IPK 7	SIFIZIERUNG DES ANMELDUNGSGEGENSTANDES H02M3/07			
Nach der i	nternationalen Patentklassifikation (IPK) oder nach der nationalen k	Classifikation und der IPK		
	ERCHIERTE GEBIETE			
IPK 7	erter Mindestprüfstoff (Klassifikationssystem und Klassifikationssyn H02M	nbole)	· · · · · · · · · · · · · · · · · · ·	
	·			
Recherchie	erte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen,	soweit diese unter die reche	rchierten Gebiete	fallen
Während d	ler internationalen Recherche konsuttierte elektronische Datenbank	(Name der Datenbank und	evti. verwendete :	Suchbegriffe)
				
C. ALS WI	ESENTLICH ANGESEHENE UNTERLAGEN			
	Bezeichnung der Veröffentlichung, soweit erforderlich unter Anga	abe der in Betracht kommen	den Teile	Betr. Anspruch Nr.
A	US 5 708 387 A (CHEN JOHNNY C 13. Januar 1998 (1998-01-13) das ganze Dokument	T AL)		1
A	US 5 818 289 A (CHEVALLIER CHRIS ET AL) 6. Oktober 1998 (1998-10- in der Anmeldung erwähnt das ganze Dokument	STOPHE J -06)		1
		***	·	
Weite entne	ere Veröffentlichungen sind der Fortsetzung von Feld C zu ehrnen	X Siehe Anhang Pa	entfamilie	
"A" Veröffen aber nic "E" älteres D Anmeld "L" Veröffen: scheine	Kategorien von angegebenen Veröffentlichungen: tlichung, die den allgemeinen Stand der Technik definiert, cht als besonders bedeutsam anzusehen ist Dokument, das jedoch erst am oder nach dem internationalen ledatum veröffentlicht worden ist tlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er- en zu lassen, oder durch die das Veröffentlichungsdatum einer	Anneldung nicht kollid Erfindung zugrundelied Theorie angegeben ist "X" Veröffentlichung von be kann ällein aufgrund di	um veromentlicht v iert, sondern nur : jenden Prinzips o sonderer Bedeutt eser Veröffentlich	zum Verständnis des der der der ihr zugrundeliegenden ung; die beanspruchte Erfindung
soll ode ausgefü O" Veröffen eine Be P" Veröffen	or die aus einem anderen besonderen Grund angegeben ist (wie int) tilichung, die sich auf eine mündliche Offenbarung, mutzung, eine Ausstellung oder andere Maßnahmen bezieht tilichung, die vor dem internstingen. Amptidenten	"Y" Veröffentlichung von be kann nicht als auf erfin werden, wenn die Verö Veröffentlichungen dies diese Verbindung für e	Derunend betrack sonderer Bedeut derischer Tätigkei ffentlichung mit ei ser Kategorie in V inen Fachmann n	ntel werden ing: die beanspruchte Erlindung t beruhend betrachtet iner oder mehreren anderen erbindung gebracht wird und ahellegend ist
Goill De	anspruchten Prioritätsdatum veröffentlicht worden ist bschlusses der internationalen Recherche	"&" Veröffentlichung, die Mi Absendedatum des Inte	iglied derselben F	atentfamilie ist
2.	Mai 2000	11/05/200		न साप्रसादाइ
lame und Po	ostanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk	Bevoltmächtigter Bedie	nsteter	
	Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Fax: (+31-70) 340-3016	Thisse, S		

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

In. tionales Aktenzeichen
PCT/DE 99/04054

Im Recherchenberic angeführtes Patentdoku		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 5708387	A	13-01-1998	DE 69604688 D EP 0861517 A WO 9719510 A	18-11-1999 02-09-1998 29-05-1997
US 5818289	Α	06-10-1998	KEINE	

Formblatt PCT/ISA/210 (Anhang Patentfamilie)(Juli 1992)